Российский сопроцессор позволит <Эльбрусу-8С> и <Байкалу-М> обойти Inte

Boris Paleev написал(а) к All в Jul 17 18:41:48 по местному времени:

Нello All!

https://sdelanounas.ru/blogs/95793/

Российский сопроцессор позволит "Эльбрусу-8С" и "Байкалу-М" обойти Intel

Молодой российский ученый из Сарова создал сопроцессор, который в несколько раз лучше Intel. Изобретение Ильи Осинина победило в конкурсе федерального уровня, а его создатель получил финансирование по Президентской программе исследовательских проектов.

Осинин является кандидатом технических наук. На конкурс Российского научного фонда от отправил свой "Модулярно-логарифмический сопроцессор для массовых арифметических вычислений".

"Разработка представляет собой аппаратный блок для отечественных процессоров, позволяющий проводить математические вычисления над вещественными числами в уникальной модулярно-логарифмической системе счисления", - объяснили специалисты ВНИИЭФ.

Как рассказал сам Осинин, его изобретение работает в паре с другим процессором. Математику своего сопроцессора саровчанин разрабатывал специально под отечественные аппараты "Эльбрус-8С", "Байкал-М" и "KOMDIV-64".

Логарифмы саровский "сопр" в паре с отечественным процессорами считает в тысячу раз быстрее, чем Intel, а сложные полиномы - в 3 раза оперативнее, и все это при том, что тактовая частота западного процессора больше в 26 раз. Важно отметить, что стоимость производства отечественной техники на 17% дешевле.

http://finobzor.ru/show-41863-rossiy...rusu-8c-i-bayk alu-m-oboyti-intel.html

На данный момент модулярно-логарифмический процессор существует в виде про-
тотипа - IP-блока на базе программируемой логической интегральной схемы (ПЛИС).
Данный выбор обусловлен простотой реализации, так как можно использовать готовые
функциональные блоки софт-процессора Altera NIOS, дополнив основную систему ко-
манд инструкциями сопроцессора и использовав готовый компилятор для написания и
отладки программ. Проектирование функциональных схем процессора проводилось в
САПР Quartus II Web Edition фирмы Altera. Отладка и тестирование выполнялось на
базе платы с ПЛИС Altera Cyclone V.
Аппаратные затраты на создание предлагаемого IP-блока составляют около 2 млн.
транзисторов, тогда как для реализации блока векторных расширений AVX2 процессора
Xeon семейства Нaswell требуется около 21 млн. транзисторов [1], что на порядок выше.

https://vestnik.susu.ru/cmi/article/download/5989/5368

Best regards, Boris

--- Ручка шариковая, цена 1.1.5-021027